# latch-based-memory

**Repository Path**: byd9/latch-based-memory

## Basic Information

- **Project Name**: latch-based-memory
- **Description**: latch based memory
- **Primary Language**: Unknown
- **License**: Not specified
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 0
- **Forks**: 0
- **Created**: 2024-08-30
- **Last Updated**: 2024-09-28

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

LATCH BASED MEMORY
==========================================

USER GUIDE
------------------------------------------
### 准备
1. 在仓库的根目录下新建 `ref/` 目录，移入相应的工艺文件；
2. 生成的结果会放在 `build/` 目录下面；

### 生成 memory
1. 修改 rtl/mem_bank_latch.sv 中的 NumWords 的值（控制生成的memory的大小，SoC使用的是8192），修改 NUM_GROUPS 和 NUM_WPG 的值（控制clock gating的结构，一般取8和8比较好）
2. 修改 rtl/mem_bank_latch.sv 中的 module gating_cell 内调用的 gating cell（选择对应的工艺）
3. 修改 scripts/dc_run.tcl 和 scripts/pt_run.tcl 中的 target_library 和 link_library（选择对应的工艺）
4. 修改 Makefile 中的 LIB_NAME（工艺对应的verilog文件的名字，不加.v后缀），修改 CUR_DESIGN 的名称（自定义，为生成目录的名字），生成的目录在 build 下面
5. 依次运行下面的命令，综合和仿真 memory
```bash
    make dc
    make vcs_gls
    make pt
```